Flujo de paquetes en los enrutadores centrales de la serie T de Juniper Networks

ASIC de interfaz de conmutador entrante

Cuando se pasa un paquete de datos de la interfaz receptora a su FPC conectada, el ASIC de interfaz de conmutador entrante lo recibe en esa FPC específica. Durante el procesamiento del paquete por esta ASIC, un clasificador BA examina la información del encabezado del paquete. Esta acción de clasificación asocia el paquete con una clase de reenvío determinada. Además, el valor del bit de prioridad de pérdida del paquete se establece mediante este clasificador. Tanto la clase de reenvío como la información de prioridad de pérdida se colocan en la celda de notificación, que luego se transmite al ASIC del procesador de Internet del enrutador de la serie T.

Enrutadores de la serie T Procesador de Internet ASIC

El ASIC del procesador de Internet del enrutador de la serie T recibe celdas de notificación que representan paquetes de datos entrantes y realiza búsquedas de ruta en la tabla de reenvío. Esta búsqueda determina la interfaz de salida en el enrutador y la dirección IP del próximo salto para el paquete de datos. Mientras el ASIC del procesador de Internet del enrutador de la serie T procesa el paquete, también puede ser evaluado por un filtro de firewall, que se configura en la interfaz entrante o saliente. Este filtro puede realizar las funciones de un clasificador de varios campos haciendo coincidir varios elementos dentro del paquete y sobrescribiendo la configuración de clase de reenvío, la configuración de prioridad de pérdida o ambas dentro de la celda de notificación. Una vez completadas las evaluaciones de búsqueda de ruta y filtro, la celda de notificación, ahora denominada celda de resultados, se pasa a los ASIC de interfaz de cola y memoria.

ASIC de interfaz de memoria y cola

Los ASIC de interfaz de cola y memoria pasan las celdas de datos a la memoria para su almacenamiento en búfer. Las celdas de datos se colocan en una cola para esperar la transmisión en los medios físicos. La cola específica utilizada por los ASIC viene determinada por la clase de reenvío asociada al paquete de datos. La configuración de la cola en sí ayuda a determinar el servicio que recibe el paquete mientras se encuentra en este estado de cola. Esta funcionalidad garantiza que ciertos paquetes sean reparados y transmitidos antes que otros paquetes. Además, la configuración de cola y la configuración de prioridad de pérdida de paquetes determinan qué paquetes se pueden eliminar de la red durante los períodos de congestión.

Además de poner en cola el paquete, el ASIC del administrador de E/S saliente es responsable de garantizar que los bits CoS en el encabezado del paquete se establezcan correctamente antes de que se transmita. Esta función de reescritura ayuda al siguiente enrutador descendente a realizar su función CoS en la red.

El ASIC de interfaz de cola y memoria envía la notificación al ASIC de interfaz de conmutador que está orientado hacia la estructura del conmutador, a menos que el destino esté en el mismo motor de reenvío de paquetes. En este caso, la notificación se envía de vuelta al ASIC de la interfaz del conmutador orientado hacia los puertos de salida y los paquetes se envían al puerto de salida sin pasar por la estructura del conmutador. El comportamiento predeterminado es que la cola de prioridad de estructura en las interfaces de salida coincida con la prioridad de programación asignada. El tráfico de salida de alta prioridad se asigna automáticamente a las colas de estructura de alta prioridad.

El ASIC de interfaz de cola y memoria reenvía la notificación, incluida la información del próximo salto, al ASIC de interfaz de conmutador saliente.

ASIC de interfaz de conmutador saliente

La ASIC de interfaz de conmutador de destino envía concesiones de ancho de banda a través de la estructura del conmutador al ASIC de interfaz de conmutador de origen. El ASIC de interfaz de cola y memoria reenvía la notificación, incluida la información del próximo salto, al ASIC de interfaz de conmutador. El ASIC de interfaz de conmutador envía solicitudes de lectura al ASIC de interfaz de cola y memoria para leer las celdas de datos de la memoria y pasa las celdas al ASIC de procesamiento de paquetes de capa 2 o capa  3. El ASIC de procesamiento de paquetes de capa 2 o capa 3 vuelve a ensamblar las celdas de datos en paquetes, agrega encapsulación de capa   2 y envía los paquetes a la interfaz PIC saliente. El PIC saliente envía los paquetes a la red.