Sincronización centralizada
La sincronización centralizada es un enfoque de sincronización de reloj interno donde los relojes del sistema se sincronizan con uno de reloj del sistema.
Descripción general de la sincronización centralizada
El SCB SCBE mejorado y el SCB SCBE2 mejorado en los enrutadores MX240, MX480 y MX960 admiten un módulo de reloj Stratum 3 que funciona como un punto centralizado dentro del chasis para el monitoreo, filtrado, remanente y selección del reloj.
El módulo de reloj Stratum 3 produce un reloj de 19,44 MHz que está bloqueado en una fuente de reloj de sincronización del chasis que está configurada con la más alta calidad. Las señales de reloj del chasis se transmiten a través de la placa posterior a todos los MPC. Los MPC enrutan las señales de reloj a sus MIC, donde las señales de reloj se expulsan en todas las interfaces de línea, lo que permite que la información de temporización se distribuya a los enrutadores descendentes.
Puede configurar orígenes de sincronización de entrada de línea y externos en el nivel de [edit chassis synchronization output] jerarquía, en el [edit chassis synchronization source interfaces] nivel de jerarquía y en el [edit chassis synchronization interfaces] nivel de jerarquía, que se convierten en candidatos para ser seleccionados por el algoritmo de selección de reloj del chasis. El algoritmo de selección de reloj selecciona la fuente de reloj candidata de mayor calidad, que luego se utiliza como fuente de sincronización del chasis.
La interfaz de reloj externa en SCBE permite que la fuente de reloj de suministro de temporización integrada en el edificio (BITS) o las señales de reloj recibidas del receptor del sistema de posicionamiento global (GPS) actúen como fuente de reloj de entrada al circuito de temporización centralizado, o permite que las señales de temporización centralizadas actúen como fuente de reloj de salida a la fuente de BITS o al receptor GPS.
El modo centralizado es aplicable a infraestructuras de retorno móvil y para la transición de red de elementos de red tradicionales de TDM a Ethernet con el soporte de Ethernet síncrona.
Puntos para recordar
Los siguientes son los puntos a recordar sobre el cronometraje centralizado:
-
Antes de comenzar a configurar el reloj centralizado en una interfaz que utiliza Ethernet síncrona, asegúrese de haber configurado la interfaz como un origen de sincronización del chasis con el enrutador que proporciona un origen de reloj Ethernet sincrónico.
-
Antes de quitar el SCBE del enrutador, debe eliminar la configuración bajo la
[edit chassis synchronization]jerarquía. Del mismo modo, antes de quitar SCBE2 del enrutador, debe eliminar la configuración bajo la[edit chassis synchronization]jerarquía. -
En SCBE2, la interfaz externa-0/0 se encuentra en SCB0 y la interfaz externa-1/0 se encuentra en SCB1.
Cuando se configura la interfaz de reloj externo para la entrada, el origen de reloj BITS o GPS (el origen depende de cómo configure la interfaz) envía las señales de reloj de entrada sincronizadas al circuito de temporización centralizado en el SCBE. Cuando se configura la interfaz de reloj externa para la salida, el circuito de temporización centralizado envía la señal de reloj sincronizada (BITS o GPS) para transmitirla a los enrutadores descendentes.
Para obtener más información acerca del hardware SCBE, consulte Descripción de SCBE2-MX y LED de SCBE2-MX.
Las siguientes secciones explican el reloj centralizado y sus características en detalle:
En adelante, todas las características que se explican para SCBE también son aplicables para SCBE2 a menos que se especifique lo contrario.
- Módulo de reloj Stratum 3
- Soporte de BITS y GPS
- Entrada de interfaz de reloj externo
- Salida de interfaz de reloj externo
- G.703 2.048MHz Tipo de señal para interfaces BITS
- Redundancia
Módulo de reloj Stratum 3
SCBE tiene un módulo de reloj centralizado Stratum 3 que toma fuentes de sincronización en sus pines de entrada de referencia. Cuando se lo indica el algoritmo de selección de reloj, el módulo de reloj selecciona una de las entradas de referencia para bloquear su reloj de salida de 19,44 MHz. Los MPC seleccionan el reloj del chasis del SCBE activo para utilizarlo como reloj para sus transmisores de interfaz, permitiendo así que los enrutadores descendentes se recuperen y se sincronicen con el reloj del chasis. Un oscilador de 20 MHz proporciona calidad de funcionamiento libre y remanente Stratum 3.
El módulo de reloj no realiza ninguna conmutación automática entre los relojes de referencia, sino que cuando Junos OS detecta la pérdida de señal o reloj, imprecisión de frecuencia o irregularidades de fase, el módulo de reloj ejecuta un algoritmo de selección de reloj y cambia a la siguiente referencia de entrada de mayor calidad.
Los módulos de reloj Stratum 3, en el SCBE primario y el de respaldo, tienen cableado cruzado para eliminar cualquier transitorio de fase durante el cambio de SCBE. El SCBE de respaldo se bloquea en el módulo de reloj Stratum 3 de la primaria.
Soporte de BITS y GPS
En la tabla 1 se asigna la versión de Junos OS con la versión de funciones de BITS y GPS en SCBE y SCBE2:
| Característica |
Tarjeta de control del interruptor |
Versión de Junos OS |
|---|---|---|
| BITS |
SCBE |
12.3 |
| GPS |
SCBE |
13.3 |
| BITS |
SCBE2 |
13.3 |
Entrada de interfaz de reloj externo
Los BITS y el GPS se pueden configurar en la interfaz de reloj externo del SCBE.
En las siguientes secciones se explica la entrada de la interfaz de reloj externo para BITS y GPS:
Entrada de interfaz de reloj externo para BITS
Cuando el reloj BITS es calificado por el módulo de reloj Stratum 3, se convierte en una fuente de reloj candidata para el algoritmo de selección de reloj. BITS puede admitir simultáneamente la sincronización de entrada y salida.
La interfaz de reloj externo para BITS puede recuperar:
-
Un reloj enmarcado de 1.544 Mbps (T1) o un reloj enmarcado de 2.048 Mbps (E1). El tramador T1/E1 admite el envío y la recepción de niveles de calidad SSM a través de bits SA.
-
Un reloj sin marco de 2048 kHz (G.703 T12). Debe configurar un nivel de calidad SSM de entrada cuando la interfaz de reloj externo esté configurada para un tipo de señal que no admita SSM, como un reloj sin marco de 2048 kHz (T12) o un reloj de supertrama T1 (T1 SF).
En las interfaces T1/T12 que no admiten SSM, debe configurar los niveles de calidad de SSM. En las interfaces E1, los bits Sa reciben y transmiten el nivel de calidad de SSM.
Los enrutadores MX10003 y MX204 admiten entrada de reloj T1/E1 enmarcada y sin marco de 2.048MHz.
Entrada de interfaz de reloj externa para GPS
La interfaz de reloj externo GPS soporta:
-
Frecuencias de 1 MHz, 5 MHz y 10 MHz.
-
Señales de pulso por segundo (PPS) en conectores BNC: un cable especial convierte las señales entre el conector BNC y el puerto RJ–45. Estas señales se introducen en el módulo de reloj centralizado Stratum 3 para su calificación y monitoreo. Después de la calificación, la fuente GPS se convierte en un candidato de fuente de reloj de chasis válido.
-
Hora del día (TOD) a través de un enlace de serie. La mayoría de los formatos de cadena TOD de origen GPS son compatibles con Junos OS, lo que permite configurar una cadena de formato TOD genérica. Este formato indica al motor de enrutamiento cómo interpretar la cadena de caracteres TOD entrante.
También debe configurar un valor de nivel de calidad SSM de entrada, en el que el algoritmo de selección de reloj del chasis usa el nivel de calidad cuando el modo de nivel de calidad está habilitado.
Para que el receptor GPS sea calificado como fuente de reloj, la frecuencia y la señal PPS del mismo deben ser calificadas por el módulo SCBE Stratum 3. El SCBE se sincroniza con el TOD de fuente GPS.
La frecuencia de 10MHz y PPS son compatibles con un conector RJ–45 para SCBE/SCBE2. La figura 1 ilustra el pinout real del conector.
| Anclar |
Señal |
|---|---|
| 1 |
RX |
| 2 |
RX |
| 3 |
1 PPS GND |
| 4 |
TX |
| 5 |
TX |
| 6 |
GND de 10 MHz |
| 7 |
1 PPS |
| 8 |
10 MHz |
Tenga en cuenta que el receptor GPS está configurado para admitir 10 MHz, 1 PPS y TOD de forma predeterminada cuando actúa como un reloj de tiempo de referencia principal.
MX10003 enrutador admite un puerto GPS por SPM que se puede configurar con frecuencias de 1MHz, 5MHz y 10MHz y señal de 1PPS.
El enrutador MX204 admite GPS con frecuencias de 1MHz, 5MHz y 10MHz y señal 1PPS.
Salida de interfaz de reloj externo
La interfaz de reloj externo se puede configurar para controlar la salida de tiempo BITS o GPS (salida de temporización GPS solo para frecuencia y señal PPS). La salida de BITS o GPS está configurada para seleccionar la fuente de reloj de salida, pero en ausencia de una configuración de salida, se deshabilita la salida de BITS o GPS. Cuando la interfaz de reloj externo está configurada para la salida, selecciona la fuente de reloj en función del modo de origen configurado.
La interfaz de reloj externo se puede configurar para impulsar la salida de temporización de BITS. Cuando la interfaz de reloj externo está configurada como una salida de temporización de BITS, se producen los siguientes escenarios:
-
La interfaz de reloj externo controla la salida de temporización de BITS.
El reloj del chasis o el reloj de línea se utilizan como origen en función de la configuración del modo de origen.
El mejor origen de línea configurado se transmite fuera de la interfaz de BITS, cuando la instrucción de salida
source-modese configura como línea.El módulo de reloj central se establece en remanente y la salida se suprime cuando la salida de BITS está configurada y no hay fuentes de reloj válidas disponibles.
G.703 2.048MHz Tipo de señal para interfaces BITS
La Recomendación UIT-T G.703, Características físicas/eléctricas de las interfaces digitales jerárquicas, es un método estándar para codificar señales de reloj y datos en una sola señal. Esta señal se utiliza para sincronizar varios dispositivos de comunicaciones de datos, como conmutadores, enrutadores y multiplexores a una velocidad de datos de 2,048 MHz. Ambas direcciones de la señal G.703 deben utilizar el mismo tipo de señal. Para configurar los parámetros de tipo de señal para una interfaz de suministro de temporización integrado en el edificio (BITS), incluya las siguientes instrucciones en el nivel de jerarquía [edit chassis synchronization ]:
interfaces bits {
signal-type (2048khz | e1 | t1);
e1-options {
framing (g704 | g704-no-crc4);
}
t1-options {
framing (esf | sf);
}
}
}
Redundancia
En SCBE, los SCB primarios y secundarios supervisan sus respectivos orígenes de reloj, y el origen de la interfaz de reloj externo solo es accesible para su hardware de temporización local. Por lo tanto, las señales de reloj no se pueden enrutar entre el SCB primario y el secundario. La redundancia se logra después de un cambio de motor de enrutamiento. Cuando se produce un cambio, el nuevo SCB principal vuelve a ejecutar el algoritmo de selección de reloj después de que expire el tiempo de cambio configurado para seleccionar un nuevo origen de reloj.
En SCBE2, se puede lograr redundancia BITS/BITS simultánea porque las interfaces externas para BITS en el SCB primario y el SCB secundario están cableadas. Tenga en cuenta que la redundancia de BITS se logra sin un cambio de motor de enrutamiento en SCBE2.
Se admiten los siguientes escenarios para la redundancia de BITS/BITS:
-
Puede configurar tanto las interfaces externas para la entrada de BITS como los relojes de referencia. Por lo tanto, sobre la base de la calidad de reloj configurada, una de las entradas de BITS se considera una fuente de reloj primaria y la otra como una fuente de reloj secundaria.
-
Cuando la señal de la entrada de BITS principal se detiene o se degrada, la entrada de BITS secundaria toma el control como primaria, lo que proporciona redundancia en las interfaces de BITS.
GRES es compatible con enrutadores MX240, MX480 y MX960 con SCBE2.