Packet Flow Accelerator Diagnostics Software and Other Utilities 개요

A-포트

QFX5100-24Q-AA 스위치의 패킷 포워딩 엔진(PFE)에서 xe-0/0/39를 통해 xe-0/0/24 인터페이스는 QFX-PFA-4Q 확장 모듈의 FPGA 모듈에 있는 B 포트에 연결됩니다. A-포트는 FPGA 모듈에 해당 B-포트가 필요합니다. Junos OS를 통해 이러한 인터페이스를 관리할 수 있습니다.

B-포트

내부 10기가비트 이더넷 포트는 QFX-PFA-4Q 모듈의 FPGA 모듈에 연결한 다음 QFX5100-24Q-AA 스위치의 PFE에 있는 A 포트에 연결합니다. 이러한 포트의 명명 규칙은 게스트 VM에 의해 결정됩니다. 게스트 VM은 FPGA 모듈을 제어합니다.

C-포트

QFX-PFA-4Q 모듈의 전면 40기가비트 이더넷 포트 4개는 QFX5100-24Q-AA 스위치에서 실행되는 FPGA 모듈과 QFX5100-24Q-AA 스위치의 F-포트에 연결됩니다. 게스트 VM은 FPGA 모듈을 제어합니다.

D 포트

QFX5100-24Q-AA 스위치의 패킷 전달 엔진에 있는 2개의 10기가비트 이더넷 내부 포트는 QFX5100-24Q-AA 스위치의 이더넷 NIC에 연결됩니다. 이러한 포트의 명명 규칙은 F-포트에 사용되는 것과 동일합니다. Junos OS를 통해 이러한 포트를 관리할 수 있습니다.

F-포트

QFX5100-24Q-AA 스위치의 전면 40기가비트 이더넷 포트 24개. 이러한 포트에는 40기가비트 이더넷 모드일 때 "et" 접두사가 포함됩니다. 이러한 인터페이스를 채널화하는 경우 접두사는 "xe"입니다. Junos OS를 통해 이러한 포트를 관리할 수 있습니다.

NIC 포트

QFX5100-24Q-AA 스위치의 내부 인터페이스 xe-0/0/40 및 xe-0/0/41은 게스트 VM에서 사용하기 위해 PFE에 연결됩니다. NIC 포트는 다른 Linux OS NIC 포트와 동일한 기능을 수행합니다. QFX-PFA-4Q 모듈이 설치되어 있지 않으면 NIC 포트가 작동하지 않습니다.

FPGABasic

기본 FPGA 작동을 테스트합니다.

FPGA를 구성하고 PCI Express를 통해 몇 가지 간단한 레지스터를 읽습니다.

없음.

빠른 테스트 및 번인(burn-in)

이 테스트가 ikondiag 실패하면 명령이 정상적인 테스트 상태 및 오류 메시지를 생성한 다음 다른 오류 메시지와 함께 종료됩니다. 모든 테스트는 이 테스트에서 테스트한 기능에 의존하기 때문에 테스트를 계속할 수 없습니다.

PCIe

PCIe 데이터의 대량 전송에 대한 기능 및 안정성을 확인합니다.

CPU에서 생성된 의사 랜덤 데이터를 FPGA로 반복적으로 루프백한 다음 CPU로 다시 루프백합니다. 반환된 데이터는 CPU에서 확인됩니다.

-i <n> 반복 횟수(기본값 = 빠른 테스트 1회, 번인 10,000회)

-j <n> 메비바이트 단위의 개별 전송 크기(기본값 = 100MiB).

빠른 테스트 및 번인(burn-in)

이 테스트는 잘못된 데이터 값과 데이터 전송 오프셋을 보고합니다. 이 테스트가 실패하면 ikondiag 명령이 정상 테스트 상태 및 오류 메시지를 출력한 다음 추가 오류와 함께 종료됩니다. 모든 테스트는 이 테스트에서 테스트한 기능에 의존하므로 더 이상 테스트를 계속할 수 없습니다.

DIMM

SPD 쿼리 기능을 점검하고 올바른 DIMM이 설치되어 있는지 확인합니다.

DIMM 모듈의 SPD 장치에서 데이터를 읽고, 내용을 보고하고, 잘못된 값을 확인하고 다음을 확인합니다.

• 예상 부품 데이터에 대한 DIMM 부품 데이터.

• SPD 온도는 공칭 작동 범위에 있습니다.

없음.

빠른 테스트 및 번인(burn-in)

예상치 못한 값이 있는 경우 테스트는 잘못된 값을 보고하고 예상 값과 범위를 제공합니다.

DRAM머리

FPGA 부착 DRAM 메모리 장치의 데이터 전송 기능과 안정성을 테스트합니다.

• PHY가 올바르게 초기화되었는지 확인합니다.

• 다음 작업을 반복적으로 수행합니다.

  • FPGA에서 메모리에 쓰기

    • 각 패스는 다음 사이에서 데이터를 전환합니다. 0, 1, 카운터, 랜덤, 0, 랜덤, 1, 랜덤.

  • FPGA 내부의 메모리를 루프백합니다(동시 읽기 및 쓰기).

  • FPGA에서 메모리 검증

-i <n> 반복 횟수 변경) 기본값 = 빠른 테스트의 경우 1, 번인의 경우 500)

빠른 테스트 및 번인(burn-in)

이 테스트는 확인 중 오류 수를 보고합니다. 오류 수는 바이트 레인 및 DIMM 모듈당 누적 오류 수로 지정됩니다.

QSFPEthernet

이더넷(QSFP) 링크의 기능을 확인합니다.

FPGA 모듈을 통해 이더넷 프레임이 회선 속도에 있는지 생성, 수신 및 확인합니다. 패킷의 내용과 길이는 의사 랜덤 데이터로 구성됩니다.

작동 중에 QSFP 연결은 모두 전이중 모드에서 병렬로 작동하는 10기가비트 이더넷과 함께 32기가비트 이더넷을 사용하도록 채널화됩니다.

-i <n> 다양한 반복 횟수(기본값 = 빠른 테스트의 경우 1,000, 번인의 경우 1e9)

빠른 테스트 및 번인(burn-in)

올바르게 전송 또는 수신된 패킷 수가 동일하지 않은 것으로 확인되면 이 테스트는 실패로 간주되며 이러한 수량 간의 불일치가 보고됩니다. 외부 이더넷 연결이 루프백에 대해 구성되지 않은 경우 이 테스트는 실패합니다.

QSFPI2C

QFX-PFA-4Q 모듈 전면에 있는 4개의 QSFP 모듈에 액세스할 수 있는지 확인합니다.

I2C 모듈에서 레지스터 읽기를 수행하고 결과가 예상과 같은지 확인합니다. 이 테스트를 통과하려면 QSFP 미디어를 QFX-PFA-4Q 모듈의 포트 4개 모두에 삽입해야 합니다. 모든 종류의 외부 미디어(예: DAC 케이블, 구리 루프백, 모듈 및 광 모듈)를 사용할 수 있습니다.

없음.

빠른 테스트 및 번인(burn-in)

이 테스트는 QSFP 모듈의 존재를 감지할 수 없거나 다시 읽는 값이 예기치 않은 경우 실패합니다.

강세

모든 고속 I/O를 병렬로 실행합니다.

다음을 포함하여 FPGA에 연결된 모든 고속 I/O를 병렬로 실행합니다.

• 드람

• 증권 시세 표시기

• 이더넷

각 테스트 하위 시스템은 앞에서 설명한 개별 테스트와 유사한 방식으로 실행됩니다.

-i <n> 다양한 반복 횟수) 기본값 = 빠른 테스트의 경우 1, 번인의 경우 1,000)

빠른 테스트 및 번인(burn-in)

하위 시스템 중 하나가 실패하면 테스트가 중지됩니다. 실패한 것으로 감지된 첫 번째 하위 시스템이 보고됩니다.

증권 시세 표시기

QFX-PFA-4Q 모듈의 다양한 FPGA 연결 시간 동기화 기능의 기능을 확인합니다.

QFX-PFA-4Q 모듈의 시간 동기화 기능에 대한 다양한 테스트를 수행합니다.

이 테스트에서 다루는 하위 테스트는 다음과 같습니다.

• PFE 연결 통신 확인.

• PTP PHY 테스트

  • 기본 구성.

  • FPGA 연결 인터럽트 라인.

  • 1기가비트 이더넷 루프백(외부 루프백 미디어 필요).

  • QFX-PFA-4Q 모듈 시간 동기화 관련 클럭 발생기 및 피드백 라우팅.

  • ToD UART 포트(외부 루프백 미디어 필요).

없음.

빠른 테스트 및 번인(burn-in)

위의 하위 시스템 중 하나에서 실패하면 전체 테스트가 실패하고 테스트가 끝날 때 하위 테스트의 통과 및 실패 상태를 나타내는 보고서가 생성됩니다.

./run_ptp_test

QFX-PFA-4Q 모듈의 다양한 FPGA 연결 시간 동기화 기능의 기능을 확인합니다.

QFX-PFA-4Q 모듈의 시간 동기화 기능에 대한 다양한 테스트를 수행합니다.

이 테스트에서 다루는 하위 테스트는 다음과 같습니다.

• PFE 첨부 통신 확인.

• PTP PHY 테스트

  • 기본 구성.

  • FPGA 연결 인터럽트 라인.

  • 1기가비트 이더넷 루프백(외부 루프백 미디어 필요).

  • QFX-PFA-4Q 모듈 시간 동기화 관련 클럭 발생기 및 피드백 라우팅.

  • ToD UART 포트(외부 루프백 미디어 필요).

없음.

없음. 이 테스트는 수동으로 실행해야 합니다.

위의 하위 시스템 중 하나에서 실패하면 전체 테스트가 실패하고 테스트가 끝날 때 하위 테스트의 통과 및 실패 상태를 나타내는 보고서가 생성됩니다.

ikon_led_toggle

육안 검사를 위해 QFX-PFA-4Q 모듈의 LED를 깜박입니다.

QFX-PFA-4Q 모듈의 다음 LED는 다음 패턴을 반복적으로 순환합니다.

• QSFP 상태를 위한 16개의 비색 LED는 녹색, 주황색 및 꺼짐을 순환합니다.

• S0 및 S1 LED가 녹색으로 순환되고 꺼집니다.

• 왼쪽 하단 RJ-45 PTP 상태 LED가 녹색, 주황색 및 꺼짐을 순환합니다.

• 우측 하단 RJ-45 PTP 상태 LED가 녹색을 통과하고 빠르게 꺼집니다.

• 알람 LED가 주황색, 빨간색, 꺼짐을 순환합니다.

없음.

없음. 이 테스트는 수동으로 실행해야 합니다.

LED가 깜박이지 않을 수 있습니다.

맥스탑

FPGA 상태를 보고합니다.

FPGA 모듈의 현재 구성된 상태와 모듈이 작동 중인지 여부에 대한 정보를 표시합니다. 매우 기본적인 드라이버 및 FPGA PCI Express 링크 작업이 올바르게 작동하는지 확인합니다. 이 유틸리티가 오류와 함께 종료되면 더 이상의 FPGA 작업이 작동하지 않을 가능성이 매우 낮습니다.

출력은 아래 표시된 것과 유사해야 합니다. 이 출력이 표시되지 않으면 진단 소프트웨어 환경에 심각한 오류가 있거나 FPGA에 대한 PCI Express 링크가 작동하지 않을 수 있습니다.

MaxTop Tool 2015.1 Found 1 card(s) running MaxelerOS 2015.1 Card 0: QFX-PFA-4Q (P/N: 241124) S/N: 96362301684266423 Mem: 24GB Load average: 0.00, 0.00, 0.00 DFE %BUSY TEMP MAXFILE PID USER TIME COMMAND 0 0.0% - 2fcf249cc7... - - - -

ikon_snake

모든 10기가비트 이더넷 채널 간의 스네이크 연결을 활성화합니다.

FPGA 모듈(QSFP 인터페이스)에 있는 모든 32 x 10기가비트 이더넷 채널의 Rx 채널을 각 인접 연결의 Tx 채널에 연결합니다. 이를 통해 10기가비트 이더넷 인터페이스 외부 패킷 생성기, 구리 루프백 모듈 및 QSFP <-> 4xSFP 브레이크아웃 케이블을 사용하여 32개 채널을 모두 테스트할 수 있습니다.

이 테스트를 실행한 후 메시지가 ‘Snake tool loaded. hit 'enter' to exit.’ 표시된 후 모든 이더넷 데이터가 전달됩니다.

테스트가 완료된 후 패킷 데이터는 다른 이더넷 유틸리티 또는 테스트가 실행될 때까지 계속 전달됩니다.

모두 ikon_eth_util --digitalloopback

의 모든 10기가비트 이더넷 인터페이스에서 디지털 루프백을 활성화합니다. 모든 QFX-PFA-4Q 모듈 10기가비트 이더넷 채널 간의 '스네이크' 연결을 활성화합니다.

FPGA 모듈(QSFP)의 모든 32x 10기가비트 이더넷 채널의 Rx 측을 동일한 채널의 Tx 측에 연결합니다.

이 테스트를 실행한 후 모든 이더넷 데이터는 메시지가 ‘running press return key to exit’ 표시된 후 설명된 대로 전달됩니다.

테스트가 완료된 후 패킷 데이터는 다른 이더넷 유틸리티 또는 테스트가 실행될 때까지 계속 전달됩니다.

ikon_eth_util

QFX-PFA-4Q 모듈 QSFP 포트를 통해 데이터에 연결할 수 있습니다.

QFX-PFA-4Q 모듈의 QFX-PFA-4Q 모듈 QSFP 포트를 통해 데이터를 전달할 수 있습니다.

이 테스트를 실행한 후 모든 이더넷 데이터는 ' 실행 중인 return key to exit' 메시지가 표시된 후 설명된 대로 전달됩니다.

테스트가 완료된 후 패킷 데이터는 다른 이더넷 유틸리티 또는 테스트가 실행될 때까지 계속 전달됩니다.

maxnet -v 링크 쇼

FPGA 패킷 통계를 덤프합니다.

FPGA의 MAC 및 PHY IP 코어의 모든(QSFP) 링크에서 송수신된 패킷에 대한 통계를 표시합니다. 'v' 옵션을 사용하면 자세한 정보가 제공됩니다.

다음은 주의해야 할 몇 가지 중요한 항목입니다.

• 패킷 통계는 Altera FPGA가 재구성될 때마다 재설정됩니다. 즉, FPGA를 사용하는 다른 응용 프로그램을 실행할 때입니다.

• 이 도구는 FPGA 설계에 포함된 이더넷 링크에 대한 데이터만 표시합니다. 따라서 FPGA 모듈이 아직 구성되지 않았거나 일부 이더넷 링크를 사용하지 않는 어플리케이션으로 구성된 경우 축소된 링크 세부 정보가 표시될 수 있습니다.

단일 10기가비트 이더넷 링크의 샘플 출력은 다음과 같습니다.

MaxTop Tool 2015.1
Found 1 card(s) running MaxelerOS 2015.1
Card 0: QFX-PFA-4Q (P/N: 241124) S/N: 96362301684266423 Mem: 24GB

Load average: 0.00, 0.00, 0.00

DFE  %BUSY  TEMP   MAXFILE        PID    USER       TIME      COMMAND         
 0   0.0%   -      2fcf249cc7...  -      -          -         -               
    

host2mem I <파일 이름> -o <파일 이름> -t <DDR | QDR0 | QDRPARITY0 | QDR1 | QDRPARITY1>

QDR, SRAM 또는 DRAM에서 임의의 데이터를 쓴 다음 읽습니다.

이진 파일의 내용을 FPGA를 통해 QFX-PFA-4Q 모듈의 메모리 리소스 중 하나로 스트리밍한 다음 동일한 데이터를 메모리에서 다른 파일로 다시 스트리밍하여 작동합니다.

반환된 데이터가 입력 데이터와 일치하는지 여부에 따라 PASSED 또는 FAILED를 보고합니다.

-- 도움말 | -h

사용량을 인쇄하고 종료합니다.

-나는 <input file>

입력 데이터 파일입니다.

-o <output file>

출력 데이터 파일입니다.

-- 테스트 | -t<테스트 이름>

테스트 리소스입니다. 리소스에 대한 자세한 내용은 을(를) 참조하십시오 표 13 .

-- 자세한 정보 표시 | -v

자세한 정보 표시 모드를 사용하도록 설정합니다.

증권 시세 표시기

DDR SDRAM

192 ᄂ

24GB

QDR0

QDR0 데이터

16 ᄂ

32 메가바이트

QDRPARITY0

QDR0 패리티 비트

2 비

4 메가바이트

QDR1

QDR1 데이터

16 ᄂ

32 메가바이트

QDRPARITY1

QDR1 패리티 비트

2 비

4 메가바이트

0

DIMM3

63

64

DIMM4

127

128

DIMM6

191